TY  - BOOK
AU  - Стешенко, В. Б.
AU  - Попова, Т. В.
AU  - Малашевич, Д. Б.
TI  - Основы HDL Verilog как средства проектирования цифровых устройств
SN  - 5-7256-0433-0
PY  - 2006///
CY  - Москва
PB  - МИЭТ
KW  - Цифровые интегральные схемы
KW  - Учебные издания для высших учебных заведений
KW  - Проектирование
KW  - RU\NLR\auth\661415663
KW  - VHDL, язык программирования
KW  - RU\NLR\auth\661259121
KW  - VERILOG, язык программирования
KW  - RU\NLR\auth\661379353
KW  - Вычислительная техника -- Вычислительные машины электронные цифровые -- Элементы и узлы -- Арифметические и логические устройства -- Проектирование -- Автоматизация -- Учебник для высшей школы
KW  - HDL Verilog
KW  - З973.2-047-02-5-05я73-1
KW  - rubbk
KW  - З844.15-02я73-1
KW  - З973.3-018.1я73-1
N2  - Библиогр.: с. 123 (8 назв.)
ER  -