| 000 | 02224nam0a2200409 4500 | ||
|---|---|---|---|
| 001 | RU\NLR\BIBL_A\012647467 | ||
| 005 | 20231117152958.0 | ||
| 021 |
_aRU _bКН-П-21-047739 _9КН-П-21-3758 |
||
| 035 | _a(NLR Aleph) 012647467 | ||
| 090 |
_a12715589 _c12715589 |
||
| 100 | _a20211122d2021 k y0rusy50 ca | ||
| 101 | 0 |
_arus _deng |
|
| 102 | _aRU | ||
| 105 | _aa|||z|||000zy | ||
| 181 | 0 |
_ai _baxxe |
|
| 182 | 0 | _an | |
| 200 | 1 |
_aО применении технологий высокоуровневого синтеза к схемной реализации вычислений _fС. С. Андреев, С. А. Дбар, А. О. Лацис, Е. А. Плоткина |
|
| 203 |
_aТекст _bвизуальный _cнепосредственный |
||
| 210 |
_aМосква _cИПМ им. М. В. Келдыша РАН _d2021 |
||
| 215 |
_a19 с. _cцв. ил. _d20 |
||
| 225 | 1 |
_aПрепринт _fИнститут прикладной математики имени М. В. Келдыша Российской академии наук _x2071-2898 _v№ 34 за 2021 г. |
|
| 225 | 1 |
_aПрепринты ИПМ им. М. В. Келдыша _dKeldush Institute Preprints _zeng |
|
| 300 | _aРез. англ. | ||
| 313 | _aСхемная реализация вычислений в FPGA. | ||
| 320 | _aБиблиогр.: с. 18-19 (4 назв.) | ||
| 606 | 1 |
_aFPGA, программируемые логические интегральные схемы _92344033 _3RU\NLR\AUTH\6601624249 |
|
| 606 | 1 |
_aЛогическое программирование (компьют.) _92087694 _3RU\NLR\AUTH\661263868 |
|
| 686 | 1 | _aЗ844.15 | |
| 686 | 1 | _aЗ973.23-018 | |
| 701 | 1 |
_7ca _8rus _aАндреев _bС. С. _cматематик, программирование _gСергей Сергеевич _9187669 _3RU\NLR\AUTH\770187720 |
|
| 701 | 1 |
_aДбар _bС. А. _gСветлана Алексеевна |
|
| 701 | 1 |
_aЛацис _bА. О. _f1957- _gАлексей Оттович |
|
| 701 | 1 |
_aПлоткина _bЕ. А. _gЕлена Ароновна |
|
| 942 | _cBOOK | ||
| 980 | _aNB | ||