000 03235nam0a2200445 4500
001 RU\NLR\bibl\1061476
005 20260405131418.0
010 _a5-7256-0433-0
_9150
021 _aRU
_b2007-6595
_9351
035 _a(nilc)RSL-KNO-003036191
035 _a(NLR Aleph) 001048743
090 _a864930
_c864930
100 _a20070213d2006 |||y0rusy50 ca
101 0 _arus
102 _aRU
105 _aa zzzz|||||
106 _ar
200 1 _aОсновы HDL Verilog как средства проектирования цифровых устройств
_eучебное пособие для студентов высших учебных заведений, обучающихся по направлению 230100 "Информатика и вычислительная техника", специальности 230104 "Системы автоматизированного проектирования"
_fВ. Б. Стешенко, Т. В. Попова, Д. Б. Малашевич
_gпод ред. к.т.н., доц. А.И. Сухопарова
_gМ-во образования и науки Российской Федерации, Федеральное агентство по образованию, Московский гос. ин-т электронной техники (технический ун-т)
210 _aМосква
_cМИЭТ
_d2006
215 _a136 с.
_cил., табл.
_d20
313 _aязык VHDL для проектирования ИС
320 _aБиблиогр.: с. 123 (8 назв.)
606 1 _aЦифровые интегральные схемы
_jУчебные издания для высших учебных заведений
_xПроектирование
_92371809
_3RU\NLR\auth\661415663
606 1 _aVHDL, язык программирования
_jУчебные издания для высших учебных заведений
_92083073
_3RU\NLR\auth\661259121
606 1 _aVERILOG, язык программирования
_jУчебные издания для высших учебных заведений
_92304185
_3RU\NLR\auth\661379353
610 0 _aВычислительная техника -- Вычислительные машины электронные цифровые -- Элементы и узлы -- Арифметические и логические устройства -- Проектирование -- Автоматизация -- Учебник для высшей школы
610 0 _aHDL Verilog
686 _aЗ973.2-047-02-5-05я73-1
_2rubbk
686 _aЗ844.15-02я73-1
686 _aЗ973.3-018.1я73-1
700 1 _4070
_8rus
_7ca
_aСтешенко
_bВ. Б.
_gВладимир Борисович
_3RU\NLR\auth\7752418
_935351
701 1 _4070
_8rus
_7ca
_aПопова
_bТ. В.
_cинженер, радиоэлектроника
_gТатьяна Викторовна
_3RU\NLR\auth\7752419
_935352
701 1 _4070
_8rus
_7ca
_aМалашевич
_bД. Б.
_gДенис Борисович
_3RU\NLR\auth\7752415
_935348
801 0 _aRU
_bРКП
_c20070213
_grcr
801 1 _aRU
_bРГБ
_c20070213
801 2 _aRU
_bNLR
_c20070320
_grcr
830 _aавт. по кн.
942 _cBOOK
980 _aNB